PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-245277

(43)Date of publication of application: 19.09.1995

(51)Int.CI.

H01L 21/28 H01L 21/203 H01L 21/324

H01L 21/3205 H01L 21/768

(21)Application number: 06-035812

(71)Applicant: NEC CORP

(22)Date of filing:

07.03.1994


(72)Inventor: KITANO TOMOHISA

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To suppress phase transformation temperature increase of a high melt-point metal silicide by sputtering a high melt-point metal on silicon, forming silicide in amorphous state at a low-temperature heat treatment, and then performing heat treatment at a high temperature.

CONSTITUTION: After titanium film 33 is formed as a high melt-point metal film by the sputtering method, a first heat treatment is performed near 400° C in nitrogen atmosphere by the lamp annealing method and then titanium silicide in amorphous state is formed. Then, non-reacted Ti and TiN layers on the titanium silicide are eliminated by ammonium hydrogen peroxide water and a second heat treatment is performed near 850° C in nitrogen atmosphere by the lamp annealing method, thus selectively forming C54-phase TiSiz 41 on both channel diffusion layer regions 29 and 31 and polysilicons 19 and 25 and hence enabling a nucleus for phase transformation to exist in titanium silicide in



amorphous state and easily generating phase transformation and suppressing phase transformation temperature increase.

LEGAL STATUS

[Date of request for examination]

15.11.1995

[Date of sending the examiner's decision of

08.07.1998

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number] 2891092

[Date of registration] 26.02.1999

[Number of appeal against examiner's decision 10-12428 of rejection]
[Date of requesting appeal against examiner's 06.08.1998 decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-245277

(43)公開日 平成7年(1995)9月19日

FΙ (51) Int.Cl.6 識別記号 庁内整理番号 技術表示箇所 H01L 21/28 3 0 1 T 8932-4M 21/203 S 8719-4M 21/324 Z H01L 21/88 21/ 90 審査請求 未請求 請求項の数5 OL (全 6 頁) 最終頁に続く

(21)出願番号

特願平6-35812

(22)出願日

平成6年(1994)3月7日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 北野 友久

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 後藤 洋介 (外2名)

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】 高融点金属シリサイドの相転移温度上昇を抑 制する。

【構成】 シリコン上に高融点金属をスパッタした後, 低温の熱処理で非晶質状態のシリサイドを形成した後、 高温で熱処理を行なう。また、シリコン上に非晶質状態 の高融点金属シリサイドをスパッタした後、高温の熱処 理を行なう。さらに、シリコン上に高融点金属をスパッ タした後, 一旦結晶状のシリサイドを形成し, イオン注 入にて非晶質化した後、高温の熱処理を行なう。



1

【特許請求の範囲】

【請求項1】 単結晶及び多結晶質の内の少なくとも一 種からなるシリコン上に高融点金属膜を堆積し, 第1の 温度で熱処理を施し、高融点金属シリサイドを形成する 第1熱処理工程と, 前記高融点金属シリサイドの上層部 に存在する余剰高融点金属とその反応物とをエッチング で除去するエッチング工程と、前記高融点金属シリサイ ドを前記第1の温度よりも高い第2の温度で熱処理を施 す第2熱処理工程とを含む半導体装置の製造方法におい て、前記第1熱処理工程によって非晶質状態の高融点金 10 属シリサイドを形成することを特徴とする半導体装置の

【請求項2】 請求項1記載の半導体装置の製造方法に おいて、前記第1の温度は、200℃以上400℃未満 であることを特徴とする半導体装置の製造方法。

【請求項3】 シリコン単結晶及び多結晶質の内の少な くとも一種からなるシリコン上に高融点金属シリサイド を堆積し、所定の温度領域で熱処理を施し、高融点金属 シリサイドを形成することを特徴とする半導体装置の製 造方法。

【請求項4】 請求項3記載の半導体装置の製造方法に おいて、前記シリコン上に堆積される高融点金属シリサ イドは、非晶質であることを特徴とする半導体装置の製 造方法。

【請求項5】 単結晶及び多結晶質の内の少なくとも一 種からなるシリコン上に高融点金属膜を堆積し、第1の 温度で熱処理を施し、髙融点金属シリサイドを形成する 第1熱処理工程と, 前記高融点金属シリサイドの上層部 に存在する余剰高融点金属と、その反応物とをエッチン グで除去するエッチング工程と、前記高融点金属シリサ 30 イドを前記第1の温度よりも高い第2の温度で熱処理を 施す第2熱処理工程とを含む半導体装置の製造方法にお いて、前記エッチング工程の後に、前記高融点金属シリ サイドにイオン注入することによって、当該高融点金属 シリサイドを非晶質化もしくは損傷を加えることを特徴 とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、相補形金属酸化物半導 体(Complementary metal-oxide semiconductor,以 下、CMOSと呼ぶ)装置の製造方法に関し、詳しく は、拡散層領域上やポリシリコン(多結晶シリコン)上 に高融点金属シリサイドを形成して低抵抗化を図る半導 体装置の製造方法に関する。

[0002]

【従来の技術】CMOS型半導体装置が高集積化されて くると、それにつれて接合深さも浅くなり、不純物拡散 層抵抗が増加し、高速性を有する半導体装置の製造の妨 げになっている。そこで, 拡散層上や多結晶シリコンの

形成するサリサイド技術が用いられている。図4は、半 導体装置において、従来のサリサイド技術を用いた高融 点金属シリサイド膜の形成方法を順に示す断面図であ る。図4(a)を参照して、通常のCMOS半導体装置 製造プロセスに従って,からなるP型シリコン基板(シ リコン単結晶) 11上に、Nウェル13を形成し、フィ ールド酸化膜15を形成し、ゲート酸化膜17、23と ポリシリコン(多結晶シリコン)19,25からなるゲ ート電極21,27とLDD構造を形成する。次に,図 4 (b) に示すように、Pチャネル領域をマスクで覆っ た後、Nチャネル拡散層領域29にポリシリコン19を マスクとしてN型不純物、例えばヒ素を注入する。次 に、図4(c)に示すように、Nチャネル領域をマスク で覆った後、Pチャネル拡散層領域31にポリシリコン 25をマスクとしてP型不純物、例えばフッ化ポロンを 注入する。その後、図4(d)に示すように、全面に高 融点金属としてのチタン膜33をスパッタリング法にて 形成した後、窒素雰囲気中で第1の熱処理を施しNチャ ネル拡散層領域29上、Pチャネル拡散層領域31上で 同時にシリサイド反応を発生させる。その結果、これら の領域29及び31上にC49相のチタンシリサイドが 形成される。その後、余剰Tiをエッチ除去後、第2熱 処理を施し、Nチャネル拡散層領域29上、及びPチャ ネル拡散層領域31上の夫々のポリシリコン19,25 上に低抵抗相であるC54相のTiSiュ膜35を形成 する(図4(e)参照)。その後、従来のプロセスに従 って、図示しない層間絶縁膜を形成し、コンタクトホー ルを開孔し、メタル配線、保護膜を形成する。この従来 の方法を基本として、より良いСМОS半導体装置の製 造のために、種々の高融点金属シリサイド形成方法が提 案されている。例えば、特開平1-179415号公 報,以下,従来例1と呼ぶでは、次に述べるような方法 で活性化率が高くかつ低抵抗の拡散層領域を自己整合的 に形成している。図5は従来例1に示された高融点金属 シリサイド方法を示す図である。図5を参照して、P型 シリコン基板11上に、フィールド酸化膜15とゲート 電極21を形成した後、スパッタリング法で膜厚500 Aのチタン膜33を堆積した後、シリコンイオン注入で 拡散層領域31を非晶質化する。その後、窒素雰囲気中 40 で700℃, 60秒の熱処理(以下, 第1熱処理と呼 ぶ)をランプアニール装置を用いて行ないC49相のT iSizを形成した後、未反応のチタン及び窒化チタン をエッチング除去し、その後アルゴン雰囲気中で800 ℃, 30秒の熱処理(以下, 第2熱処理と呼ぶ)を行な うことによって、低抵抗相であるC54相のTiSi2 を形成している。

[0003]

【発明が解決しようとする課題】従来の方法では、前記 した第1熱処理によってС49相のTiSi2を形成し ゲート電極上に髙融点金属シリサイド膜を自己整合的に 50 た後、これに続く第2熱処理によって ${\sf CS4}$ 相の ${\sf TiS}$

3

i2 に相転移させる際に、TiSi2 の薄膜化につれて 相転移温度が上昇するという問題が生じる(ジャーナル オブ アプライド フィジックス vol、71, (9), 1992, P. p. 4269-4279, 以 下, 従来例2と呼ぶ)。同様に, 微細パターンになるに つれて相転移温度が上昇するという問題も生じる。その ため、С54相に相転移させるために第2熱処理温度を 上昇させる必要がある。しかし、第2熱処理温度を上昇 させると、C54相への相転移以前にC49相のTiS i2 が凝集を起こし、層抵抗が上昇する問題が生じる。 一方, 従来例1では, いわゆるITM (Implantation t hrough metal) 法にて拡散層領域を非晶質化した後, 第 1熱処理を施してC49相のTiSi2 を形成し、これ に続いて第2熱処理によって相転移を起こしてC54相 を形成している訳であるが、この従来の技術では相転移 温度上昇について調査しておらず、また相転移温度上昇 を抑制するという効果も有していない。

【0004】そこで、本発明の技術的課題は、C49相のTiSi2からC54相のTiSi2への相転移温度上昇を抑制し、TiSi2の凝集を生じることなく低抵 20抗相のC54相を形成することができる半導体装置の製造方法を提供することにある。

[0005]

【課題を解決するための手段】本発明によれば、単結晶及び多結晶質の内の少なくとも一種からなるシリコン上に高融点金属膜を堆積し、第1の温度で熱処理を施し、高融点金属シリサイドを形成する第1熱処理工程と、前記高融点金属シリサイドの上層部に存在する余剰高融点金属とその反応物とをエッチングで除去するエッチング工程と、前記高融点金属シリサイドを前記第1の温度よ 30 りも高い第2の温度で熱処理を施す第2熱処理工程とを含む半導体装置の製造方法において、前記第1熱処理工程によって非晶質状態の高融点金属シリサイドを形成することを特徴とする半導体装置の製造方法が得られる。

【0006】本発明によれば、前記半導体装置の製造方法において、前記第1の温度は、200℃以上400℃未満であることを特徴とする半導体装置の製造方法が得られる。

【0007】ここで、本発明において、第1の温度を200℃以上400℃未満と限定したのは、400℃を越 40 える温度においては、非晶質状態の高融点金属シリサイドが形成せず結晶化されるためであり、200℃未満の温度では、TiとSiとが反応しないためである。

【0008】また、本発明において、前配第2の温度は、800~900℃の温度範囲が好ましい。というのは、800℃未満の温度では、低抵抗であるC54相が生成しないからであり、900℃を越える温度では、高融点シリサイドの凝集が始まるからである。

【0009】また,本発明において,高融点金属として 参照して,従来の方法によってシリコン基板上にゲートは,Tiの他に,コパルト(Co),白金(Pt),ニ 50 電極までが形成された状態が示されている。P型シリコ

ッケル(N i),モリプデン(M o),タングステン(W),及びタンタル(T a)が使用できる。

【0010】また、本発明によれば、単結晶及び多結晶質の内の少なくとも一種からなるシリコン上に高融点金属シリサイドを堆積し、所定の温度領域で熱処理を施し、高融点金属シリサイドを形成することを特徴とする半導体装置の製造方法が得られる。

【0011】また、本発明によれば、前記半導体装置の 製造方法において、前記シリコン上に堆積される高融点 金属シリサイドは、非晶質であることを特徴とする半導 体装置の製造方法が得られる。こで、本発明において、 高融点金属シリサイドは、高融点金属をMとすれば、M Sir (X>2)で示される(但し、MはTi、Co、 Pt、Ni、Mo、W、及びTaの内の少なくとも一種 である。)

本発明によれば、単結晶及び多結晶質の内の少なくとも 一種からなるシリコン上に高融点金属膜を堆積し、第1 の温度で熱処理を施し、高融点金属シリサイドを形成す る第1熱処理工程と、前記高融点金属シリサイドの上層 部に存在する余剰高融点金属と、その反応物とをエッチ ングで除去するエッチング工程と、前記高融点金属シリ サイドを前記第1の温度よりも高い第2の温度で熱処理 を施す第2熱処理工程とを含む半導体装置の製造方法に おいて、前記エッチング工程の後に、前記高融点金属シ リサイドにイオン注入することによって、当該高融点金 属シリサイドを非晶質化もしくは損傷を加えることを特 徴とする半導体装置の製造方法が得られる。

【0012】ここで、本発明において、第1の温度は、通常の第1の熱処理温度域 $400\sim750$ ℃の温度範囲が好ましく、また、第2の温度は、 $800\sim900$ ℃の温度範囲が好ましい。

[0013]

【作用】本発明においては、単結晶及び多結晶質の内の少なくとも一種からなるシリコン上に、非晶質の高融点金属シリサイドを第1の熱処理、又はイオン注入、もしくは、直接形成し、C49相からC54への相転移のための核形成をすることによって、相転移温度である第2の温度を低下させる。特に、イオン注入の場合には、高融点金属シリサイドに損傷を加えることもでき、C49相からC54への相転移のための核形成をすることによって、上記処理と同様に相転移温度である第2の温度を低下させる。

[0014]

【実施例】以下,本発明の実施例について,図面を参照して説明する。以下の説明において,図4で示した従来例と同様な名称の部分は同じ参照符号で示している。

【0015】(実施例1)図1は本発明の実施例1に係る半導体装置の製造工程を示す図である。図1(a)を参照して、従来の方法によってシリコン基板上にゲート電極までが形成された状態が示されている。P型シリコ

5

ン基板(シリコン単結晶) 11に、N型ウェル13が形 成され、素子分離のためにフィールド酸化膜15が形成 されている。その後、このフィールド酸化膜15の間の P型シリコン基板11及びN型ウェル上ゲート酸化膜1 7が形成され、その上にポリシリコン19が形成されて ゲート電極21とするためにゲート酸化膜17とポリシ リコン19がパターン化されている。同様にNウェル1 3上に、ゲート酸化膜23及びポリシリコン25が形成 され、ゲート電極27が形成されている。次に図1 (b) に示すように、NチャネルMOSトランジスタを LDD (lightly doped drain-source) 構造とするため に、Nチャネル領域にポリシリコン19をマスクとして N型不純物,例えば、リンを低濃度注入し、低濃度拡散 層領域37を形成する。その後、ゲート電極側面に酸化 膜39を形成し、Pチャネル領域をマスクで覆い、Nチ ャネル領域にN型不純物であるヒ素を高濃度に注入して Nチャネル拡散層領域29を形成する。同様に、Nウェ ル13上にPチャネルMOSトランジスタを形成する。 すなわち、Nチャネル領域をマスクで覆い、ポリシリコ ン25をマスクにしてPチャネル領域にP型不純物であ るフッ化ポロンを高濃度に注入してPチャネル拡散層領 域31を形成する。さらに、ゲート電極側面に酸化膜3 9を形成する。その後、両チャネル拡散層領域の不純物 を活性化するために900℃,30分程度の熱処理を窒 素雰囲気中で行なう。次に、図1 (c) に示すように、 全面に高融点金属膜としてチタン膜33をスパッタリン グ方法によって100オングストローム程度形成する。 その後、窒素雰囲気中でランプアニール法により400 ℃付近で30分程度の第1熱処理を施し、非晶質状態の チタンシリサイドを形成する。次に, 図1 (d) に示す ように、チタンシリサイド上に存在する未反応のTiと TiN層を、アンモニア過酸化水素水を用いて除去し、 窒素雰囲気中でランプアニール法によって850℃付近 で10秒程度で第2熱処理を施すことによって、C54 相のTiSi2 41が両チャネル拡散層領域29,31 上ならびにポリシリコン19,25上に選択的に形成さ れた状態となる。この際、従来の方法では、TiSi2 の膜厚が薄いため相転移温度が上昇し、850℃の熱処 理温度では十分にC54相に相転移していない。そのた め、シート抵抗が12Ω/□と高い状態のままである。 しかしながら、本発明の実施例1では、非晶質状態のチ タンシリサイド中に相転移のための核が存在しており、 相転移が容易に生じ、相転移温度上昇を抑制することが できるため850℃の熱処理温度でも十分に相転移が終 **了している。その結果,シート抵抗3Ω/□の低抵抗の** TiSiz 膜が形成される。その後は、通常のプロセス にしたがって、層間絶縁膜を形成し、コンタクトホール を開孔し、メタル配線を形成し、保護膜を形成する。

【0016】(実施例2)図2は本発明の実施例2に係 しており、相転移が容易に生じ、相転移温度上昇を抑制る半導体装置の製造工程を示す図である。図2(a)を 50 することができるため850℃の熱処理でも十分に相転

参照して、P型シリコン基板11上に、Nウェル13を 形成し、フィールド酸化膜15を形成し、ゲート電極2 1, 27を形成し, Nチャネル拡散領域29にヒ素を, Pチャネル拡散層領域31にフッ化ポロンを注入し、両 チャネル拡散層領域29,31の不純物を活性化するた めに900℃,30分程度の熱処理を窒素雰囲気中で行 なうまでは実施例1と同様である。次に、図2(b)に 示すように、リフトオフ法により非晶質状態のTiSi x (, 但しxはX>2で示される数)をスパッタリング で両チャネル拡散層領域29、31上ならびにポリシリ コン19,25上に100オングストローム成膜し、ラ ンプアニール装置によって窒素雰囲気中で850℃,1 0 秒程度の熱処理を施すことによって、C54相のTi Si2 43が両チャネル拡散層領域29,31上ならび にポリシリコン19、25上に選択的に形成された状態 となる。この際も実施例1と同様に、相転移の為の核が 存在しており、相転移が容易に生じ、相転移温度上昇を 抑制することができるため850℃の熱処理温度でも十 分に相転移が終了している。ここで、X>2の場合は, スパッタしたチタンシリサイドはSiリッチとなり、8 50℃の熱処理時にシリコンならびにポリシリコンから のチタンシリサイドへの拡散を抑制した状態でC54相 のTiSi2 43を形成することができる。その結果、 シリコンならびにポリシリコン中でのポイドの形成を抑 制することができる。

【0017】 (実施例3) 図3は本発明の実施例3に係 る半導体装置の製造工程を順に示す図である。図3 (a)を参照してP型シリコン基板11上に、Nウェル 13を形成し、フィールド酸化膜15を形成し、ゲート 電極21,27を形成し、Nチャネル拡散領域29にヒ 素を、 Pチャネル拡散層領域31にフッ化ボロンを注入 し、両チャネル拡散層領域29、31の不純物を活性化 するために900℃,30分熱処理を窒素雰囲気中で行 なうまでは実施例1と同様である。次に、図3(b)に 示すように、全面に高融点金属膜としてチタン膜33を スパッタリング法により100オングストローム程度形 成する。その後、窒素雰囲気中でランプアニール装置よ り, 650℃, 30秒で第1熱処理を施し, C49相の TiSi2 を形成する。次に、図3(c)に示すよう に、TiSi2 上に存在する未反応のTiとTiN層 を、アンモニア過酸化水素水を用いて除去し、ヒ素のイ オン注入によりC49相のTiSi2 を非晶質状態ない しは損傷を加えた状態にする。次に、ランプアニール装 置により窒素雰囲気中で850℃、30秒で第2熱処理 を施すことによって、C54相のTiSi2 45が両チ ャネル拡散層領域2.9、31上ならびにポリシリコン1 9, 25上に選択された状態となる。この際も実施例1 と同様に、相転移の核がC49相のTiSi2中に存在 しており、相転移が容易に生じ、相転移温度上昇を抑制 移が終了している。

[0018]

【発明の効果】以上説明したように、本発明によれば、高融点金属シリサイド、例えば、TiSi2 が薄膜化した場合でも、C49相のTiSi2 を非晶質状態ないしは損傷を加えた状態にすることによって、C49相からC54相への相転移温度の上昇を抑制することができ、低抵抗のC54相をTiSi2 の凝集を生じることなく形成することができる半導体装置の製造方法を提供することができる。


【図面の簡単な説明】

【図1】 (a), (b), (c)及び(d)は本発明の 実施例1による半導体装置の製造工程を順に説明するた めの断面図である。

【図2】(a)及び(b)は本発明の実施例2による半導体装置の製造工程を説明するための断面図である。

【図3】(a), (b), 及び(c)は本発明の実施例3による半導体装置の製造工程を説明するための断面図

【図1】



である。

【図4】(a), (b), (c), (d), 及び(e) は従来の半導体製造装置の製造工程を説明するための断 面図である。

【図5】従来の半導体製造装置の他の製造工程を説明するための断面図である。

【符号の説明】

11 P型シリコン基板

13 N型ウェル

10 15 フィールド酸化膜

17,23 ゲート酸化膜

19, 25 ポリシリコン

29 Nチャネル拡散層領域

31 Pチャネル拡散層領域


33 チタン膜

37 低濃度拡散層領域


39 酸化膜

41, 43, 45 C54相のTiSi2


[図2]




[図5]



【図3】



【図4】



フロントページの続き

H 0 1 L 21/3205

21/768

(51) Int. Cl. 6

識別記号 庁内整理番号

FΙ

技術表示箇所